modelsim仿真報錯問題

ID:1091824 發(fā)表于 2023-8-25 18:33 | 顯示全部樓層 |閱讀模式

在跟著B站視頻學(xué)習(xí)到FIR時，仿真遇到問題。
1、quartus版本：Quartus (Quartus Prime 18.1) Lite Edition
2、modelsim是從altera官網(wǎng)下載的pro 18.1 ,已經(jīng)處理。
3、聯(lián)合仿真時出現(xiàn)以下錯誤：

4、單獨仿真時出現(xiàn)以下錯誤：

希望諸位大佬指點迷經(jīng)，感激不盡

FPGA, modelsim

相關(guān)帖子

• 關(guān)于cyclone V出租車計費系統(tǒng)設(shè)計 quartusii 用DE1—soc實驗箱
• 用quartuas的ip實現(xiàn)浮點數(shù)轉(zhuǎn)為定點數(shù)
• FPGA實現(xiàn)MD5算法 Quartus II 13.0 Verilog HDL 模塊源碼 (最大計算55字節(jié))
• Quartus Verilog HDL/FPGA 驅(qū)動4位動態(tài)數(shù)碼管演示4位16進(jìn)制累加 (每隔1秒加1)
• 如何在FPGA加音樂代碼
• 單片機液晶顯示時鐘設(shè)計原理及操作過程是什么 ?
• Xilinx K7系列FPGA封裝庫
• fpga SPI接口源代碼
• Quartus (Quartus Prime 20.1) Lite Edition進(jìn)行仿真出現(xiàn)vsim12110的問題，祥情見下圖
• 基于FPGA的五級流水線CPU設(shè)計
• FPGA開發(fā)板為什么要使用SDRAM?
• FPGA下載時遇到的一個錯誤ERROR: Illegal assignment: IP_GENERATED_DEVICE_FAMILY...
• 基于NiosII處理器的sht20溫濕度傳感器測試
• 數(shù)碼管的動態(tài)刷新Verilog源程序
• 基于FPGA的萬年歷設(shè)計(quartus代碼+PCB文件+文檔)
• EDA技術(shù)實驗內(nèi)容 QuartusⅡ軟件使用及VHDL編程
• 基于FPGA籃球計時器的實現(xiàn)
• SOM-TLK7是一款基于Xilinx Kintex-7系列FPGA自主研發(fā)的核心板

回復(fù)

使用道具舉報

返回列表

小黑屋|51黑電子論壇 | 管理員QQ:125739409;技術(shù)交流QQ群281945664

帳號		自動登錄	找回密碼
密碼			立即注冊

欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

modelsim仿真報錯問題

相關(guān)帖子