各位大佬可以幫忙看看怎么用verilog hdl 設計這個電路嗎？

查看數: 1226 | 評論數: 3 | 收藏 0

關燈 | 提示：支持鍵盤翻頁<-左右->

發布時間: 2021-10-15 11:24

一個線性反饋移位寄存器，大家幫忙設計一下可以嗎

回復

ID:388929 發表于 2021-10-15 15:22

壇里有規定，不能直接求代碼的哦

ID:123289 發表于 2021-10-15 15:22

給每個部件起個名子，就有了：名子.CLK、名子.d、名子.Q、……，

ID:827243 發表于 2021-10-15 14:25

奇怪的想法，如果q為零，就是全零的穩態電路，有什么意義呢？

小黑屋|51黑電子論壇 | 管理員QQ:125739409;技術交流QQ群281945664

快速回復 返回頂部 返回列表

帳號		自動登錄	找回密碼
密碼			立即注冊