各位大佬可以幫忙看看怎么用verilog hdl 設(shè)計(jì)這個電路嗎？

ID:896877 · 發(fā)表于 2021-10-15 11:24

一個線性反饋移位寄存器，大家?guī)兔υO(shè)計(jì)一下可以嗎

ID:827243 · 發(fā)表于 2021-10-15 14:25

奇怪的想法，如果q為零，就是全零的穩(wěn)態(tài)電路，有什么意義呢？

ID:123289 · 發(fā)表于 2021-10-15 15:22

給每個部件起個名子，就有了：名子.CLK、名子.d、名子.Q、……，

ID:388929 · 發(fā)表于 2021-10-15 15:22

壇里有規(guī)定，不能直接求代碼的哦

帳號		自動登錄	找回密碼
密碼			立即注冊

欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136