欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

 找回密碼
 立即注冊

QQ登錄

只需一步,快速開始

搜索
查看: 3328|回復: 0
打印 上一主題 下一主題
收起左側

JTAG時鐘導致的DM648網口異常

[復制鏈接]
跳轉到指定樓層
樓主
ID:114320 發表于 2016-4-15 03:29 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
    今天看到了個帖子,關于DM648網口異常的。最終原因是JTAG的TCLK沒有下拉導致。下面是原帖部分內容:
     We've been having problems with Ethernet comms on our custom board……
     The root of the problem is the need for a pull down on the TCK pin, as per TI Advisory note 1.1.4. I added this and the port started to behave itself instantly.      

    在網上搜到相關的注釋及說明:
    因為JTAG的TCLK與網絡部分的STCICLK共用,STCICLK需要默認下拉,而該引腳在DSP內部默認上拉,所以會導致網絡模塊異常。
    Figure Workaround Example
    Advisory 1.1.4
    Revision(s) Affected Details
    3-Port Ethernet Switch Subsystem (3PSW) clocking problem normal functional operation earlier (JTAG controller clock) internally shared 3-Port Ethernet Switch Subsystem's (3PSW) STCICLK test debug mode. order 3-Port Ethernet Switch Subsystem (3PSW) proper clocking normal functional operation, STCICLK needs held low. since there internal pullup TCK, keeps 3-Port Ethernet Switch Subsystem from locking external REFCLKP/N proper operation. should externally pulled down with resistor.




分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享淘帖 頂 踩
回復

使用道具 舉報

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規則

小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術交流QQ群281945664

Powered by 單片機教程網

快速回復 返回頂部 返回列表