欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

 找回密碼
 立即注冊

QQ登錄

只需一步,快速開始

搜索
查看: 7234|回復: 0
收起左側

Verilog-initial語句

[復制鏈接]
ID:72008 發表于 2015-1-12 02:41 | 顯示全部樓層 |閱讀模式
    initial語句:在仿真中只執行一次,用于初始化變量,描述一次性行為,在仿真時刻0開始執行。
      下面是initial語句的示例:


  • `timescale 1ns/1ns  
  • moduleTest(Pop,Pid);  
  • outputPop,Pid;  
  • regPop,Pid;  
  • initial  
  • begin  
  • Pop=0;//語句1。
  • Pid=0;//語句2。
  • Pop=#51;//語句3。
  • Pid=#31;//語句4。
  • Pop=#60;//語句5。
  • Pid=#20;//語句6。
  • end  
  • endmodule

      這一模塊產生如圖2-5所示的波形。initial語句包含一個順序過程。這一順序過程在0ns時開始執行,并且在順序過程中所有語句全部執行完畢后,initial語句永遠掛起。這一順序過程包含帶有定義語句內時延的分組過程賦值的實例。語句1和2在0ns時執行。第三條語句也在0時刻執行,導致Pop在第5ns時被賦值。語句4在第5ns執行,并且Pid在第8ns被賦值。同樣,Pop在14ns被賦值0,Pid在第16ns被賦值0。第6條語句執行后,initial語句永遠被掛起。第8章將更詳細地講解initial語句。



回復

使用道具 舉報

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規則

小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術交流QQ群281945664

Powered by 單片機教程網

快速回復 返回頂部 返回列表