查看: 4940|回復: 0

Verilog數據拼接與拆分代碼

ID:704585 發表于 2021-1-8 20:42 | 顯示全部樓層 |閱讀模式

1. Verilog中數據拼接，使用拼接運算符
例如：

reg [15:0]  regA;
reg[7:0] regB = 8'd12；
reg[7:0] regC = 8'd34;

regA <= {regB ,regC };       //把regB和regC拼接成regA。

2.Verilog中數據拆分
例如：

wire[15:0] A； wire[7:0]  B； wire[7:0]  C；
assign B = A [15:8];
assign C = A [7:0];                //就是把高8位和低8位拆分輸出

回復

使用道具舉報

返回列表

小黑屋|51黑電子論壇 | 管理員QQ:125739409;技術交流QQ群281945664

Powered by 單片機教程網

快速回復 返回頂部 返回列表

帳號		自動登錄	找回密碼
密碼			立即注冊

欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

Verilog數據拼接與拆分代碼