1、 實(shí)驗(yàn)要求
① 復(fù)習(xí)組合邏輯電路的一般設(shè)計(jì)方法
②了解實(shí)驗(yàn)所用芯片的引腳分布和邏輯功能
③閱讀實(shí)驗(yàn)相關(guān)知識(shí)和注意事項(xiàng)
④按要求設(shè)計(jì)實(shí)驗(yàn)所需電路，畫(huà)出邏輯圖
為了達(dá)到以上要求，通過(guò)數(shù)電設(shè)計(jì)實(shí)例來(lái)掌握組合邏輯電路知識(shí)并引入Quartus軟件使用。要求設(shè)計(jì)一個(gè)電路實(shí)現(xiàn) 3 人多數(shù)表決功能，要求用與非門(mén)實(shí)現(xiàn)。
2、 實(shí)驗(yàn)設(shè)計(jì)（包括：邏輯定義、列寫(xiě)真值表、邏輯表達(dá)式）
首先進(jìn)行邏輯定義： 3個(gè)人分別操作3個(gè)表決開(kāi)關(guān)，產(chǎn)生輸入電平信號(hào)分別為 A、B、C，若為高電平則表示同意規(guī)定為邏輯1，若為低電平則表示不同意規(guī)定為邏輯0；輸出電平信號(hào)Y 可驅(qū)動(dòng)指示燈表示表決結(jié)果，若為高電平指示燈亮則表示通過(guò)規(guī)定為邏輯1，若為低電平指示燈不亮則表示不通過(guò)規(guī)定為邏輯0
1.png (11.05 KB, 下載次數(shù): 228)
下載附件
2020-9-17 08:55 上傳
2.jpg (247.23 KB, 下載次數(shù): 223)
下載附件
2020-9-17 08:57 上傳
3、 設(shè)計(jì)原理圖截圖
3.png (46.37 KB, 下載次數(shù): 255)
下載附件
2020-9-17 08:58 上傳
4、仿真波形截圖
4.png (27.95 KB, 下載次數(shù): 240)
下載附件
2020-9-17 08:59 上傳
5、實(shí)驗(yàn)評(píng)價(jià)
該實(shí)驗(yàn)通過(guò)與非門(mén)完成三人表決器的設(shè)計(jì)，并用QuartusII軟件完成仿真，通過(guò)仿真波形的分析，邏輯準(zhǔn)確，能較好的實(shí)現(xiàn)三人表決的邏輯控制。
| 
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
