第一步：打開quartus建立工程，點擊file/new project wizard文件夾下創建你自己所需要的工程文件，在工程文件中填入你的工程文件名，必須與所編輯文件的實體名保持一致；
第二步：新建編輯文檔（VHDLFILE/VERILOGFILE /BLOCK DIAGRAM SCHIMATIC FILE)他們分別代表VHDL語言編輯文檔、verylog語言編輯文檔，原理圖編輯文檔；
第三步：文檔編輯，根據自己的需要編輯自己所需功能的文檔，在此過程中還可以點擊tool/options在category欄中選擇text edotor設置文本顏色與字體；
第四步：文檔編輯完成之后進行保存，注意文件的擴展名必須與自己所編輯的文本相一致；
第五步：項目編譯：1.編譯器選項設置選擇assignment/setting在左邊的category通過device來設定器件再單擊device&pin options從中選擇configuration選擇器件的配置方式；
2.設置目標器件閑置引腳屬性：在device& pin options窗口單擊unused pin設置設計中未用到的引腳為輸入三太，輸出接地或輸出不定太，如果所有保留引腳均與外部期間沒有連接則可以設置成一般輸出，否則設置成三臺輸入或輸出；
3.選擇配置文件格式（.rbf二進制配置文件.ttf AS CLL碼格式文件.jam以Jam器件編程語言描述的ASCLL馬文件.jac與.jam內容一致的二進制文件，.hexout是一種ASCLL碼格式文件；）
4.編譯過程設置在setting對話框左邊category中選擇compilation process在此頁面選擇use smart compilation和preserv額fewer node name to save disk space可以使編譯運行更快，還可以節省磁盤空間；
5.啟動編譯器選擇菜單 processing/start compilation,錯誤定位可以雙擊錯誤，查看編譯報告。
6.查看結果
第六步：仿真驗證：1.通過file/new/vector waveform file創建仿真波形文件；
2.添加輸入輸出信號節點，選擇菜單命令view/utility windows/node finder在filter列表中選擇pin：all加入所需仿真的節點后關閉node finder窗口；
3.輯輸入信號節點波形
4.保存波形文件；
5 .設計仿真 一、打 開仿真器頁面選擇菜單processing/simulation tool.........simulation mode選擇functional然后點擊generate functonal simulation netlist再添加波形文件最后點擊start啟動仿真點擊report查看分析仿真結果。
|
