欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

 找回密碼
 立即注冊

QQ登錄

只需一步,快速開始

搜索
查看: 871|回復(fù): 2
打印 上一主題 下一主題
收起左側(cè)

如何在沒有板子的情況下驗(yàn)證自己的FPGA程序的正確性?Verilog逐點(diǎn)比較法可以嗎?

[復(fù)制鏈接]
跳轉(zhuǎn)到指定樓層
樓主
ID:438021 發(fā)表于 2020-3-24 10:29 | 只看該作者 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式
如題
有人用Verilog寫過逐點(diǎn)比較法嗎,怎么可以在沒有板子的情況下驗(yàn)證自己的程序是不是正確呢
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享淘帖 頂 踩
回復(fù)

使用道具 舉報(bào)

沙發(fā)
ID:275826 發(fā)表于 2020-3-24 15:40 | 只看該作者
軟件也可以仿真驗(yàn)證
回復(fù)

使用道具 舉報(bào)

板凳
ID:438021 發(fā)表于 2020-3-25 17:07 | 只看該作者
tyrl800 發(fā)表于 2020-3-24 15:40
軟件也可以仿真驗(yàn)證

看波形嗎,總覺得不是很直觀
回復(fù)

使用道具 舉報(bào)

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則

小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術(shù)交流QQ群281945664

Powered by 單片機(jī)教程網(wǎng)

快速回復(fù) 返回頂部 返回列表