|
|
一、設計原理和方法
正弦信號發生器的結構由 3 部分組成，如圖 2-1 所示。6 位計數器或地址發生器、數據
ROM 和 D/A0832。性能良好的正弦信號發生器的設計要求此 3 部分具有高速性能，且數
據 ROM 在高速條件下，占用最少的邏輯資源，設計流程最便捷，波形數據獲得最方便。頂
層文件 SINGT.VHD 在 FPGA 中實現，包含 2 個部分：ROM 的地址信號發生器和存儲正弦
數據的 ROM。ROM 由 LPM_ROM 模塊構成，設計簡便并且可以達到最優。地址發生器的
時鐘 CLK 的輸入頻率 f。與每周期的波形數據點數（在此選擇 64 點），以及 D/A 輸出的頻
率 f 的關系是：f=fo/64。
二、設計任務及要求
1.設計任務:
利用實驗箱上的 D/A 轉換器和示波器設計正弦波發生器，可以在
示波器上觀察到正弦波。
2.設計要求:
（1）設計一個輸出頻率為 1KHZ 的正弦波。
（2）連接實驗箱上的 D/A 轉換器和示波器，觀察正弦波波形。
2三、設計方案
（1）設計能存儲數據的 ROM 模塊，將正弦波的正弦信號數據存儲在在 ROM 中，通過地
址發生器讀取，將正弦波信號輸入八位 D/A 轉化器，在示波器上觀察波形。
（2）用 VHDL 編寫正弦波信號數據，將正弦波信號輸入八位 D/A 轉化器，在示波器上觀
察波形。
圖 1 設計框圖
四、實現步驟
1.定制 ROM
ROM 的 數 據 位 選 擇 為 8 位 ， 數 據 數 選 擇 128 個 。 利 用
megawizard plug-in manager 定制正弦信號數據 ROM 宏功能塊，并將上面的波形
數據加載于此 ROM 中。如圖 2 所示。
圖 2 ROM 存儲的數據
32.設計頂層
頂層設計主要是通過編寫 VHDL 語言或設計原理圖用于產生計數信號和調用
ROM 存儲的數據并輸出。
|
-
-
EDA設計.pdf
2020-1-1 22:21 上傳
點擊文件名下載附件
下載積分: 黑幣 -5
603.47 KB, 下載次數: 23, 下載積分: 黑幣 -5
DDS 正弦信號發生器設計
|
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
