欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

 找回密碼
 立即注冊

QQ登錄

只需一步,快速開始

搜索
查看: 2472|回復: 0
打印 上一主題 下一主題
收起左側

求解決:實現基于Verilog HDL 可加減計數器

[復制鏈接]
跳轉到指定樓層
樓主
ID:453126 發表于 2019-6-20 14:41 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
100黑幣
module Mo16(qout,up_down,cout,en,aclr,clk);
output [7:0]qout;
output cout;
input en,aclr,clk;
reg [3:0]q0,q1;
input up_down;
reg c1,c2;
always@(posedge clk,negedge aclr)
begin
if (!aclr)q0<=0;
else if(!en)q0<=q0;
else if(c2==0)
begin
if (q0>0) q0<=q0-1;
else q0<=0;
end
else q0<=0;
end

always@(negedge c1,negedge aclr)
begin
if (!aclr)q1<=0;
else if(!en)q1<=q0;
else if(c2==0)
begin
if (q1>1) q1<=q1-1;
else q1<=0;
end
else q1<=0;
end

always@(q0)
begin
if(q0==9||(q0==5&&q1==1)) c1=1;
else c1=0;
end

always@(q1)
begin
if(q1==1&&q0==5) c2=1;
else c2=0;
end


assign cout=c2;
assign qout={q1,q0};
endmodule


分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享淘帖 頂 踩
回復

使用道具 舉報

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規則

小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術交流QQ群281945664

Powered by 單片機教程網

快速回復 返回頂部 返回列表