Verilog新手，遇到了error解決不了

[復(fù)制鏈接]

ID:205697 發(fā)表于 2019-5-26 22:26 | 顯示全部樓層 |閱讀模式

'include "file.v"
'timescale 10ns/100ps
module cnt_test();
  reg [4:0] data;
  reg rst,load,clk;
  wire [4:0] dout;
  'define period 10
  cnt c1(.dout(dout),.clk(clk),.rst(rst),.load(load));
  initial
  clk=0;
  always
  begin
#5 clk=1'b1;
#5 clk=1'b0;
  end
  initial
  begin
data=5'h15;
load=0;
rst=1;
#'period rst=0;
#('period*5) data=5'h1d;
load-1;
#'period load=0;
#('period*50)
$finish;
  end
endmodule

回復(fù)

使用道具舉報(bào)

返回列表

小黑屋|51黑電子論壇 | 管理員QQ:125739409;技術(shù)交流QQ群281945664

Powered by 單片機(jī)教程網(wǎng)

快速回復(fù) 返回頂部 返回列表

帳號(hào)		自動(dòng)登錄	找回密碼
密碼			立即注冊(cè)

欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

Verilog新手，遇到了error解決不了