左側控制模塊程序：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY LC IS
PORT(CLK,LP,LR,BRAKE:IN STD_LOGIC;-定義端口
ZLED1,ZLED2:OUT STD_LOGIC);
END ENTITY LC;
ARCHITECTURE ART OF LC IS
BEGIN
ZLED2<=BRAKE; -將剎車輸入脈沖BRAKE給ZLED2
PROCESS(CLK,LP,LR)
BEGIN
IF CLK'EVENT AND CLK='1'THEN -上升沿有效
IF(LR='0')THEN
IF(LP='0')THEN - 左轉彎輸入脈沖LP為高時，左轉彎輸出信號為高
ZLED1<='0';
ELSE
ZLED1<='1';
END IF;
ELSE
ZLED1<='0';
END IF;
END IF;
END PROCESS;
END ARCHITECTURE ART
|
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
