欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

 找回密碼
 立即注冊

QQ登錄

只需一步，快速開始

搜索
查看: 1325|回復: 0
打印 上一主題 下一主題
收起左側

IPSec加密芯片中AES加密核的設計

[復制鏈接]
跳轉到指定樓層
樓主
ID:409741 發表于 2018-10-15 09:20 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
為了提高IPSec加密芯片中AES加密核的數據處理速度，提出一種AES算法的FPGA改進結構。在對AES算法分析的基礎上，優化了列混合運算模塊，降低系統硬件資源消耗；提出兩級內部流水結構，進一步縮短關鍵路徑，提高系統運行時鐘頻率。仿真和實測結果表明：優化后AES核可以穩定工作于100 MHz，吞吐量提高為原來的1．5倍，達到1．24 Gb／s，顯著提高了IPSec協議的處理速度，可滿足千兆以太網加解密傳輸需求。  

IPSec加密芯片中AES加密核的設計與FPGA實現.pdf

304.86 KB, 下載次數: 2, 下載積分: 黑幣 -5

分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享淘帖 頂頂 踩踩
回復

使用道具 舉報

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規則

小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術交流QQ群281945664

Powered by 單片機教程網

快速回復 返回頂部 返回列表