[CPLD] signaltap波形與實際邏輯不相符，怎么辦？

查看數: 1762 | 評論數: 1 | 收藏 0

關燈 | 提示：支持鍵盤翻頁<-左右->

發布時間: 2022-12-18 10:47

請教一個問題，我用的CPLD是altera的max ii；目前的情況是：有7個io引腳，當7個io引腳(data_in)其中任何一個變化的時候要產生一個FIFO寫使能脈沖(wrreq)；其中data_in是輸入的7個io引腳，pre_data_in是上個clk周期da ...

回復

ID:491796 發表于 2022-12-22 15:23

是不是按鍵抖動的原因？

小黑屋|51黑電子論壇 | 管理員QQ:125739409;技術交流QQ群281945664

快速回復 返回頂部 返回列表

帳號		自動登錄	找回密碼
密碼			立即注冊