正在學習51 發表于 2022-10-13 23:08
那就是沒有中間相對低壓嘛是吧，這個我現在清楚了，感謝大佬們。不過我還有點要確認的就是振頻掃描 ...

這個看51串口硬件如何接收數據的資料，會有詳細的解答

人中狼 發表于 2022-10-13 20:23
數字電路只有1和0，不存在高壓，低壓，只用工作電壓的不同，如5伏，3.3伏等，低于或高于工作電壓的狀態都屬 ...

那就是沒有中間相對低壓嘛是吧，這個我現在清楚了，感謝大佬們。不過我還有點要確認的就是振頻掃描數據的時候是不是只有高壓進行掃描？就是方波起波那個高壓來掃描，不起波的間隔沒有電壓不進行掃描數據？

數字電路只有1和0，不存在高壓，低壓，只用工作電壓的不同，如5伏，3.3伏等，低于或高于工作電壓的狀態都屬于不正常狀態，通訊是一個系統概念，不是一個特定的情景能解釋的，最好看看單片機整體結構的資料

人中狼 發表于 2022-10-12 22:33
找找51單片機有關串口的教材看看吧，第二個圖是錯的，數字電路只有0和1，沒有一半的電壓

聽你們說的大致了解了，所以CPU頻率的低壓是不參與掃描的是吧，沒電壓他也做不了掃描行為。不對，也許能做，不過從我看過的波形來看認為他不是那么設置的低壓不參與掃描是不是呢？
真的很感謝你們大家的解惑

yzwzfyz 發表于 2022-10-13 14:10
我也贊同你的想法。
但是在硬件上如何實現你的想法呢。
圖一、在硬件上對0、1的控制，只要開、關一只三極 ...

最低不計呀我沒有看過電腦計算機的構成知識。我是從電子基礎以及搜索的自己構建的想法。我以為是圖2那樣的呢，那樣能夠單獨輸入10，而圖1只能打包一次輸入既定的8位。所以我想想的就是圖2那樣的。
另外一個就是電波起振都是高低兩個狀態，只能用高來做掃描所以輸入的密集度是無意義的吧。
哈哈哈，原來是我想錯了。我想象構建的存儲結構是完全散的，我也是剛才才知道事實上他是塊狀的。
我基本清楚大概的計算機構造了運行了，遠沒有我想的構造那么復雜
我聽你們說的構建的計算機結構是

存儲結構是塊狀的，打開地址靠時鐘的自增控制。是這樣把？我之前以為存儲是散狀的，這樣用時鐘控制就非常低效率了，因此我很久沒明白時鐘咋控制感覺不對勁。我構想的散狀是不需要時鐘的

Hephaestus 發表于 2022-10-12 22:26
傳輸速率是兩邊事前約定好的，不是你想增加就能增加的。異步的好處是節約線路（少一根時鐘線）或者簡化傳 ...

好吧，謝謝解惑。

我也贊同你的想法。
但是在硬件上如何實現你的想法呢。
圖一、在硬件上對0、1的控制，只要開、關一只三極管就可以了。
圖二呢？有三個狀態：最大、半高、最底。如何準確表現呢？

找找51單片機有關串口的教材看看吧，第二個圖是錯的，數字電路只有0和1，沒有一半的電壓

正在學習51 發表于 2022-10-12 22:18
異步事實上也只是時鐘CPU頻率是吧？就是另一邊的CPU來掃描輸入的電壓？所以傳輸速率也不會增加？如果是這 ...

傳輸速率是兩邊事前約定好的，不是你想增加就能增加的。異步的好處是節約線路（少一根時鐘線）或者簡化傳輸電路，因為用的非常普及，很多專用芯片或者單片機外設都可以處理圖1的信號，現在處理圖1比圖2的硬件要簡潔得多，但是讓你用門電路三極管從0開始做起，圖1可就比圖2的硬件復雜太多了。

Hephaestus 發表于 2022-10-12 19:53
圖1是異步收發，信號里面沒有時鐘，從起始位開始，收發兩邊的同步完全靠自身定時器精度來保證。

圖2是同 ...

異步事實上也只是時鐘CPU頻率是吧？就是另一邊的CPU來掃描輸入的電壓？所以傳輸速率也不會增加？如果是這樣意義是什么呢

圖1是異步收發，信號里面沒有時鐘，從起始位開始，收發兩邊的同步完全靠自身定時器精度來保證。

圖2是同步收發，信號自帶時鐘。