Quartus Verilog HDL/FPGA 驅(qū)動(dòng)4位動(dòng)態(tài)數(shù)碼管演示4位16進(jìn)制累加 (每隔1秒加1)

查看數(shù): 4662 | 評(píng)論數(shù): 2 | 收藏 0

關(guān)燈 | 提示：支持鍵盤(pán)翻頁(yè)<-左右->

npn

發(fā)布時(shí)間: 2022-1-16 09:27

module main( input clk, &nbs ...

回復(fù)

ID:57657 發(fā)表于 2022-2-16 12:38

0x00000000 發(fā)表于 2022-2-16 08:44
學(xué)習(xí)樓主的實(shí)例，請(qǐng)教一下樓主，Verilog HDL該如何系統(tǒng)的學(xué)習(xí)呢？總是學(xué)不會(huì)

沒(méi)學(xué)過(guò)單片機(jī)、數(shù)電的先學(xué)這些。
想實(shí)現(xiàn)什么功能，按照程序邏輯進(jìn)行移植。
網(wǎng)上買(mǎi)幾本書(shū)，里面有語(yǔ)法和配置方法。

ID:691028 發(fā)表于 2022-2-16 08:44

學(xué)習(xí)樓主的實(shí)例，請(qǐng)教一下樓主，Verilog HDL該如何系統(tǒng)的學(xué)習(xí)呢？總是學(xué)不會(huì)

小黑屋|51黑電子論壇 | 管理員QQ:125739409;技術(shù)交流QQ群281945664

快速回復(fù) 返回頂部 返回列表

帳號(hào)		自動(dòng)登錄	找回密碼
密碼			立即注冊(cè)