mark幫頂下

      if （（buffer0[3:3]==buffer1[0:0]）&& （buffer0[2:2]==buffer1[1:1]）） // D3和D0相同（D2和D1不同）

修改為
      if （（buffer0[3:3]==buffer1[0:0]）&& （buffer0[2:2]!=buffer1[1:1]）） // D3和D0相同（D2和D1不同）

添加代碼后，排版格式亂了。再發一次。
wire A, B;
reg [1:0] ABtimes;
reg period;
reg [3:0] shift_register,  [3:0] buffer0,   [3:0] buffer1;
reg [15:0] Counter;


always @(posedge A or posedge B or negedge A or negedge B)     
begin
   ABtimes = ABtimes +1;
   shift_register[3:0] = {shift_register[2:0], 1};   //  拼接1到最低位


   if（ABtimes == 3）  //  00-01-10-11  編碼器經過了 A上升、B上升、A下降和B下降四步
   begin
           if（period == 0）
           begin
                  period = 1;    // 第二個周期
                  buffer1 =  shift_register;     //  暫存第二個周期的移位寄存器值
           end
           else
           begin
                 period = 0;     // 第一個周期
                 buffer0 =  shift_register;     //  暫存第一個周期的移位寄存器值
           end
   end
     
   if（（ABtimes == 3）&& （period == 1））  //  編碼器經過四步和第二個周期
   begin
       if （（buffer0[3:3]==buffer1[0:0]）&& （buffer0[2:2]==buffer1[1:1]）） // D3和D0相同（D2和D1不同）
            Counter <= Counter + 1;
      else
            Counter <= Counter - 1;


      shift_register <=  0;   //  清零
   end  


end

謝謝 bucker 答復！沒有完全理解您的思路。簡單寫了如下代碼：

1. 
   

復制代碼

沒有測試。不知道對不對？

簡單的代碼比較好做，可能對于抖動濾波做的不好，真正的消抖效果需要靠實際環境考核才能驗證。
說個簡單方法，先設法獲取A、B相的上升沿和下降沿，每個沿都觸發同一個移位寄存器，取本次（D1、D0）及上次（D3、D2）的鎖存值共四位，即D3、D2、D1、D0。判斷方式為D3和D0相同（D2和D1不同）則正向，相反則為反向。這個方法你通過波形圖分析就可以推導出來。

旋轉編碼器的A和B分別用5.1K電阻上拉到3.3V，再用0.1uF電容對地濾波消除抖動和干擾。
借助單片機中斷模式的思路：

在上升邊沿觸發模式下，A和B進行電平比較：
對A觸發的中斷：同加異減
對B觸發的中斷：同減異加

采用對A觸發的上升沿中斷模式，簡單的Verilog HDL如下：

1. always @(posedge RotaryEncoder01Aphase)  // A的上升沿

復制代碼

根據以前單片機中斷模式的調試經驗，編碼器有漏計數情況，計數不連續遞增或遞減，編碼器的抖動干擾會造成漏計數情況。單片機可以采用延時消除抖動干擾，但Verilog HDL中不知道如何解決？