欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

標題: 邊沿檢測中需要注意的細節 [打印本頁]
作者: piaolin    時間: 2015-10-28 20:44
標題: 邊沿檢測中需要注意的細節
很多人看到這個標題的時候，都會想邊沿檢測不是很簡單的嗎？有什么需要注意的？它是很簡單，只要對輸入信號進行兩級緩存，然后通過判斷前后兩級的邏輯來決定信號的上升沿或下降沿。但你們有沒有想過當系統復位時應該給寄存器賦什么值？估計很多人都沒有想過吧，管它三七二十一，一律賦0（或1）。那恭喜你，你已經掉進陷阱了。什么陷阱？誤判的陷阱。舉個例子，檢測一個信號的上升沿，見如程序清單1所示：

程序清單1

/******************************************Copyright********************************************
**----------------------------------------File Infomation--------------------------------------
** FileName     :       edge_detection.v
** Author       :       CrazyBird
** Data         :       2015-10-25
** Version      :       v1.0
** Description  :       the rising edge detection of signal
**                     
************************************************************************************************/
// synopsys translate_off
`timescale 1 ns / 1 ps
// synopsys translate_on
module edge_detection
(
    input           clk,
    input           rst_n,
    input           din,
    output          pos_flag
);
//------------------------------------
// Two levels of cache on the signal
reg                 din_r1;
reg                 din_r2;
always @(posedge clk or negedge rst_n)
begin
    if(rst_n == 1'b0)
    begin
        din_r1 <= 1'b0;
        din_r2 <= 1'b0;
    end
    else
    begin
        din_r1 <= din;
        din_r2 <= din_r1;
    end
end

//------------------------------------
//  rising edge detect
assign  pos_flag = din_r1 & ~din_r2;

endmodule
//*****************************************End File**********************************************
    這是一個超級簡單的信號上升沿檢測，相信很多人也是這樣寫。但你這樣設計出來的東西是不穩定的。為什么？從理論上分析，當復位后，din_r1和din_r2d的值都為1'b0。如果輸入信號din為1'b1，在時鐘上升沿到來時，din的值會被鎖進din_r1即din_r1=1'b1，而din_r1前一時刻的值被鎖進din_r2即din_r2=1'b0。此時，并沒有信號的上升沿到來，而pos_flag的值為1'b1，從而導致第一次上升沿是誤判的。也可以從仿真波形中體現出來，如圖1所示。


圖1  導致第一次上升沿誤判

    為了避免誤判情況的出現，我們采取措施：對于信號上升沿檢測，復位后寄存器應都賦值為1'b1。修改后的代碼如程序清單2所示：

程序清單2

/******************************************Copyright********************************************
**----------------------------------------File Infomation--------------------------------------
** FileName     :       edge_detection.v
** Author       :       CrazyBird
** Data         :       2015-10-25
** Version      :       v1.0
** Description  :       the rising edge detection of signal
**                     
************************************************************************************************/
// synopsys translate_off
`timescale 1 ns / 1 ps
// synopsys translate_on
module edge_detection
(
    input           clk,
    input           rst_n,
    input           din,
    output          pos_flag
);
//------------------------------------
// Two levels of cache on the signal
reg                 din_r1;
reg                 din_r2;
always @(posedge clk or negedge rst_n)
begin
    if(rst_n == 1'b0)
    begin
        din_r1 <= 1'b1;
        din_r2 <= 1'b1;
    end
    else
    begin
        din_r1 <= din;
        din_r2 <= din_r1;
    end
end
//------------------------------------
//  rising edge detect
assign  pos_flag = din_r1 & ~din_r2;
endmodule
//*****************************************End File**********************************************
    仿真結果如圖2所示：


圖2  上升沿正確檢測

    同樣，對于下降沿檢測，復位時應將寄存器都賦值為1'b0，大家可自行驗證。



    總結一下，上升沿檢測，復位時寄存器應賦值為1'b1；下降沿檢測，復位時寄存器應賦值為1'b0





歡迎光臨 (http://m.raoushi.com/bbs/) Powered by Discuz! X3.1