標題: Stm32中斷優先級相關概念與使用筆記 [打印本頁]
作者: liuda 時間: 2015-1-23 03:29
標題: Stm32中斷優先級相關概念與使用筆記
一、基本概念
1．ARM cortex_m3內核支持256個中斷（16個內核+240外部）和可編程256級中斷優先級的設置，與中斷控制核中斷優先級控制的寄存器（NVIC、SYSTICK等）屬于cortex_m3內核的部分。STM32采用了cortex_m3內核，所以這些部分仍舊保留使用，但并不是完全使用的，只是使用了一部分。
2．STM32目前支持的中斷共為84個（16個內核+68個外部），和16級可編程中斷優先級的設置（僅使用中斷優先級設置8bit中的高4位，見后面解釋）。《參考最新101xx-107xx STM32 Reference manual, RM0008》。
以下主要對外部中斷進行說明。
3．68個外部中斷（通道）在STM32中已經固定的分配給相應的外部設備，每個中斷通道都具備自己的中斷優先級控制字節PRI_n（8位，但在STM32中只有高4位有效），每4個通道的8位中斷優先級控制字（PRI_n）構成一個32位的優先級寄存器（Priority Register）。68個通道的優先級寄存器至少有是17個32位的寄存器，它們是NVIC寄存器的一部分。
4．這4bit的中斷優先級控制位還要分成2組看，從高位開始，前面的定義搶先式優先級，后面為子優先級。4bit的組合可以有以下幾種形式：
5．在一個系統中，通常只使用上面5種分配情況的一種，具體采用哪一種，需要在初始化時寫入到一個32位寄存器AIRC（Application Interrupt and Reset Control Register）的第[10：這2個位中。這3個bit位有專門的稱呼：PRIGROUP（具體寫操作后面介紹）。比如你將0x05（上表的編號）寫到AIRC的[10：中，那么也就規定了你的系統中只有4個搶先式優先級，相同的搶先式優先級下還可以有4個不同級別的子優先級。
6．AIRC中PRIGROUP的值規定了設置和確定每個外部中斷通道優先級的格式。例如，在上面將0x05寫入了AIRC中PRIGROUP，也就規定了當前系統中只能有4個搶先式優先級，相同的搶先式優先級下還可以有4個不同級別的子優先級，他們分別為：
7．如果在你的系統中使用了TIME2（中斷通道28）和EXTI0（中斷通道6）兩個中斷，而TIME2中斷必須優先響應，而且當系統在執行EXIT0中斷服務時也必須打斷（搶先、嵌套），就必須設置TIME2的搶先優先級比EXTI0的搶先優先級要高（數目小）。假定EXTI0位2號搶先優先級，那么TIME2就必須設置成0或1號搶先優先級。這些工作需要在AIRC中PRIGROUP后進行設置。
8．具體優先級的確定和嵌套規則。ARM cortex_m3（STM32）規定
a/ 只能高搶先優先級的中斷可以打斷低搶先優先級的中斷服務，構成中斷嵌套。
b/ 當2（n）個相同搶先優先級的中斷出現，它們之間不能構成中斷嵌套，但STM32首先響應子優先級高的中斷。
c/ 當2（n）個相同搶先優先級和相同子優先級的中斷出現，STM32首先響應在該中斷通道向量地址低的中斷（ROM0008，表52）。
具體一點：
0號搶先優先級的中斷，可以打斷任何中斷搶先優先級為非0號的中斷；1號搶先優先級的中斷，可以打斷任何中斷搶先優先級為2、3、4號的中斷；…..構成中斷嵌套。
如果兩個中斷的搶先優先級相同，誰先出現，就先響應誰，不構成嵌套。如果一起出現（或掛在那里等待），就看它們2個誰的子優先級高了，如果子優先級也相同，就看它們的中斷向量位置了。
9．上電RESET后，AIRC中PRIGROUP[10：，因此此時系統使用16個搶先優先級，無子優先級。另外由于所有外部中斷通道的優先級控制字PRI_n也都是0，所以根據上面的定義可以得出，此時68個外部中斷通道的搶先優先級都是0號，沒有子優先級的區分。故此時不會發生任何的中斷嵌套行為，誰也不能打斷當前正在執行的中斷服務。當多個中斷出現后，則看它們的中斷向量地址：地址越低，中斷級別越高，STM32優先響應。注意：此時內部中斷的搶先優先級也都是0號，由于它們的中斷向量地址比外部中斷向量地址都低，所以它們的優先級比外部中斷高，但如果此時正在執行一個外部中斷服務，它們也必須排隊等待，只是可以插隊，當正在執行的中斷完成后，它們可以優先得到執行。
了解以上基本概念還是不夠的，還要了解具體中斷的控制有那些途徑，中斷服務程序如何正確的編寫。下面的描述主要以TIME2通道為例。
二、中斷控制
1．對于STM32講，外部中斷通道位置28（35號優先級）是給外部設備TIME2的，但TIME2本身能夠引起中斷的中斷源或事件有好多個，比如更新事件（上溢/下溢）、輸入捕獲、輸出匹配、DMA申請等。
（題外話：就一個通用定時計數器，比8位控制器中TIME要復雜多了。學過AVR的，可能對輸入捕獲、輸出匹配等還有概念，如果你學的標準架構的MCS-51，那么上手32位控制困難就更多了。所以我一直推薦學習8位應該認真從AVR開始，盡管51有很大的市場，價格也相對便宜些，但從發展的眼光，從后續掌握32位的使用，AVR是比較好的選擇。）
所有TIME2的中斷事件都是通過一個TIME2的中斷通道向STM32內核提出申請的，那么STM32中如何處理和控制TIME2和它眾多的、不同的、中斷申請呢？
2．cortex_m3內核對于每一個外部中斷通道都有相應的控制字和控制位，用于單獨的和總的控制該中斷通道。它們包括有：
中斷優先級控制字：PRI_n（上面提到的）
中斷允許設置位：在ISER寄存器中
中斷允許清除位：在ICER寄存器中
中斷懸掛Pending（排隊等待）位置位：在ISPR寄存器中（類似于置中斷通道標志位）
中斷懸掛Pending（排隊等待）位清除：在ICPR寄存器中（用于清除中斷通道標志位）
正在被服務的中斷（Active）標志位：在IABR寄存器中，（只讀，可以知道當前內核正在處理哪個中斷通道）
因此，與TIME2中斷通道相關的，在NVIC中有13個bits，它們是PRI_28，8個 bits(只用高4位)；中斷通道允許，中斷通道清除（相當禁止），中斷通道Pending置位（我的理解是中斷請求發生了，但當前有其它中斷服務在執行，你的中斷級別又不能打斷別人，所以Pending等待，這個應該由硬件置位的），中斷Pending位清除（可以通過軟件將本次中斷請求且尚處在Pending狀態，取消掉），正在被服務的中斷（Active）標志位，各1個bit。
上面的控制字和控制位都是在NVIC中的寄存器組中，可惜的是在STM32中竟然不給出任何的解釋和說明。
3．作為外圍設備TIME2本身也包括更具體的，管理自己不同中斷的中斷控制器（位），它們主要是各個不同類型中斷的允許控制位，和各自相應中斷標志位。（這個STM32的手冊中有詳細的說明了）
4．在弄清楚2、3兩點的基礎上，我們可以看看TIME2的中斷過程，以及如何控制的了。
a/ 初始化過程
設置AIRC中PRIGROUP的值，規定系統中的搶先優先級和子優先級的個數（在4個bits中占用的位數）
設置TIME2本身的寄存器，允許相應的中斷，如允許UIE（TIME2_DIER的第[0]位）
設置TIME2中斷通道的搶先優先級和子優先級（PRI_28，在NVIC寄存器組中）
設置允許TIME2中斷通道。在NVIC寄存器組的ISER寄存器中的一位。
b/ 中斷響應過程
當TIME2的UIE條件成立（更新，上溢或下溢），硬件將TIME2本身寄存器中UIE中斷標志置位，然后通過TIME2中斷通道向內核申請中斷。
此時硬件將TIME2的Pending標志置位，相當與中斷通道標志置位，表示TIME2有中斷申請。
如果當前有中斷在處理，TIME2的中斷級別不高，那么就保持Pending，當然軟件可以通過寫ICPR寄存器中相應的位把本次中斷清除掉。
當內核有空，開始響應TIME2的中斷，進入TIME2的中斷服務。此時硬件將IABR寄存器中相應的標志位置位，表示TIME2中斷正在被處理。同時硬件清除TIME2的Pending標志位。
c/ 執行TIME2的中斷服務程序
所有TIME2的中斷事件，都是在一個TIME2中斷服務程序中完成的，所以進入中斷程序后，中斷程序需要首先判斷是哪個TIME2的具體事件的中斷，然后轉移到相應的服務代碼段去。
注意不要忘了把該具體中斷事件的中斷標志位清除掉，硬件是不會自動清除TIME2寄存器中具體的中斷標志位的。
d/ 中斷返回
執行完中斷服務后，中斷返回過程，在這個過程中需要：
硬件將IABR寄存器中相應的標志位清另，表示該中斷處理完成
如果TIME2本身還有中斷標志位置位，表示TIME2 還有中斷在申請，則重新將TIME2的Pending標志置為1，等待再次進入TIME2的中斷服務。
注意：以上中斷過程在《ARM Cortex-M3權威指南》中有詳細描述，并配合時序圖說明，可以參考。
如果以上明白了，那么可以在ST提供的函數庫的幫助下，正確的設置和使用STM32的中斷系統了。
如果你要了解更深入的東西，或者直接對寄存器操作，還要繼續望下看。
三、深入NVIC
1. 看看Cortex-M3中定義與NVIC相關的寄存器有那些
SysTick Control and Status Register Read/write 0xE000E010
SysTick Reload Value Register Read/write 0xE000E014
SysTick Current Value Register Read/write clear 0xE000E018
SysTick Calibration Value Register Read-only 0xE000E01C
Irq 0 to 31 Set Enable Register Read/write 0xE000E100
. . . . .
Irq 224 to 239 Set Enable Register Read/write 0xE000E11C
Irq 0 to 31 Clear Enable Register Read/write 0xE000E180
. . . . .
Irq 224 to 239 Clear Enable Register Read/write 0xE000E19C
Irq 0 to 31 Set Pending Register Read/write 0xE000E200
. . . . .
Irq 224 to 239 Set Pending Register Read/write 0xE000E21C
Irq 0 to 31 Clear Pending Register Read/write 0xE000E280
. . . . .
Irq 224 to 239 Clear Pending Register Read/write 0xE000E29C
Irq 0 to 31 Active Bit Register Read-only 0xE000E300
. . . . . .
Irq 224 to 239 Active Bit Register Read-only 0xE000E31C
Irq 0 to 3 Priority Register Read/write 0xE000E400
. . . . .
Irq 224 to 239 Priority Register Read/write 0xE000E4EC
CPUID Base Register Read-only 0xE000ED00
Interrupt Control State Register Read/write or read-only 0xE000ED04
Vector Table Offset Register Read/write 0xE000ED08
Application Interrupt/Reset Control Register Read/write 0xE000ED0C
System Control Register Read/write 0xE000ED10
Configuration Control Register Read/write 0xE000ED14
System Handlers 4-7 Priority Register Read/write 0xE000ED18
System Handlers 8-11 Priority Register Read/write 0xE000ED1C
System Handlers 12-15 Priority Register Read/write 0xE000ED20
. . . . .
2．Stm32中用了那些
下面是從ST公司提供的函數庫的頭文件得到的，庫是v3.1.0
/* memory mapping struct for Nested Vectored Interrupt Controller (NVIC) */
typedef struct
{
__IO uint32_t ISER[8]; /*!< Interrupt Set Enable Register */
uint32_t RESERVED0[24];
__IO uint32_t ICER[8]; /*!< Interrupt Clear Enable Register */
uint32_t RSERVED1[24];
__IO uint32_t ISPR[8]; /*!< Interrupt Set Pending Register */
uint32_t RESERVED2[24];
__IO uint32_t ICPR[8]; /*!< Interrupt Clear Pending Register */
uint32_t RESERVED3[24];
__IO uint32_t IABR[8]; /*!< Interrupt Active bit Register */
uint32_t RESERVED4[56];
__IO uint8_t IP[240]; /*!< Interrupt Priority Register, 8Bit wide */
uint32_t RESERVED5[644];
__O uint32_t STIR; /*!< Software Trigger Interrupt Register */
} NVIC_Type;
a/ 寄存器ISER、ICER、ISPR、ICPR、IABR在STM32中都使用的8個（實際3個就夠了，后面的將來還要擴充？）。這些32位的寄存器中每一位對應了一個中斷通道相應的標志。
比如地址在0xE000E100的ISER[0]這個32位的寄存器，第0位是中斷通道0的允許位，第2位是中斷通道1的允許標志……第32位是中斷通道31的允許位；接下來地址在0xE000E104的ISER[1]則是中斷通道32-63的允許位。ICER、ISPR、ICPR、IABR的結構相同，只是含義不同。
注意是對這些寄存器的操作：寫1表示置位或清除，寫0無任何影響。
例如：
對0xE000E100的ISER[0]的第0位寫1，表示允許中斷通道0中斷；
但對0xE000E100的ISER[0]的第0位寫0，則沒有任何作用，該位保持不變。
如果要禁止中斷通道0的中斷響應，那么就必須：
對0xE000E180的ICER[0]的第0位寫1，表示禁止中斷通道0的中斷；
對0xE000E180的ICER[0]的第0位寫0，也是不起任何作用的。
b/ IP[240]用于定義240個外部中斷通道的優先級，每1個字節對應一個通道。4個通道的IP[]構成一個32位的寄存器。在STM32中最多有68個外部中斷通道，每個IP[]的1個字節中只使用高4位（見前面介紹）。IP[]的結構如下：
c/ 在ST公司提供的函數庫的頭文件中另一個數據結構中，還有一個寄存器需要關注 ：
/* memory mapping struct for System Control Block */
typedef struct
{
__I uint32_t CPUID; /*!<CPU ID Base Register */
__IO uint32_t ICSR; /*!< Interrupt Control State Register */
__IO uint32_t VTOR; /*!< Vector Table Offset Register */
__IO uint32_t AIRCR; /*!< Application Interrupt / Reset Control Register */
__IO uint32_t SCR; /*!< System Control Register */
__IO uint32_t CCR; /*!< Configuration Control Register */
__IO uint8_t SHP[12]; /*!< System Handlers Priority Registers (4-7, 8-11, 12-15)*/
__IO uint32_t SHCSR; /*!< System Handler Control and State Register */
__IO uint32_t CFSR; /*!< Configurable Fault Status Register */
__IO uint32_t HFSR; /*!< Hard Fault Status Register */
__IO uint32_t DFSR; /*!< Debug Fault Status Register */
__IO uint32_t MMFAR; /*!< Mem Manage Address Register */
__IO uint32_t BFAR; /*!< Bus Fault Address Register */
__IO uint32_t AFSR; /*!< Auxiliary Fault Status Register */
__I uint32_t PFR[2]; /*!< Processor Feature Register */
__I uint32_t DFR; /*!< Debug Feature Register */
__I uint32_t ADR; /*!< Auxiliary Feature Register */
__I uint32_t MMFR[4]; /*!< Memory Model Feature Register */
__I uint32_t ISAR[5]; /*!< ISA Feature Register */
} SCB_Type;
它就是地址在0xE000ED0C的32位寄存器AIRCR（Application Interrupt/Reset Control Register），該寄存器的[10:8]3位就是 PRIGROUP的定義位值，它規定了系統中有多少個搶先級中斷和子優先級中斷。而STM32只使用高4位bits，起可能的值如下（來自ST的函數庫頭文件中的定義）
#define NVIC_PriorityGroup_0 ((uint32_t)0x700) /*!< 0 bits for pre-emption priority
4 bits for subpriority */
#define NVIC_PriorityGroup_1 ((uint32_t)0x600) /*!< 1 bits for pre-emption priority
3 bits for subpriority */
#define NVIC_PriorityGroup_2 ((uint32_t)0x500) /*!< 2 bits for pre-emption priority
2 bits for subpriority */
#define NVIC_PriorityGroup_3 ((uint32_t)0x400) /*!< 3 bits for pre-emption priority
1 bits for subpriority */
#define NVIC_PriorityGroup_4 ((uint32_t)0x300) /*!< 4 bits for pre-emption priority
0 bits for subpriority */
由于這個寄存器相當重要，所以為了防止誤操作（寫），因此要改寫這個寄存器的內容時，必須同時向這個寄存器的高16位[31：16]寫驗證字（Register key） 0x05FA。
例如：SBC->AIRCR |= （0x05FA0000 || 0x300）; // 設置系統中斷有16個搶先優先// 級，無子優先級
d/ 下面的定義與SYSTICK相關，有時也會用到的。
/* memory mapping struct for SysTick */
typedef struct
{
__IO uint32_t CTRL; /*!< SysTick Control and Status Register */
__IO uint32_t LOAD; /*!< SysTick Reload Value Register */
__IO uint32_t VAL; /*!< SysTick Current Value Register */
__I uint32_t CALIB; /*!< SysTick Calibration Register */
} SysTick_Type;
| 歡迎光臨 (http://m.raoushi.com/bbs/) |
Powered by Discuz! X3.1 |