欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

標題: Verilog數據拼接與拆分代碼 [打印本頁]
作者: zxopenljx    時間: 2021-1-8 20:42
標題: Verilog數據拼接與拆分代碼
1. Verilog中數據拼接，使用拼接運算符
例如：

reg [15:0]  regA;
reg[7:0] regB = 8'd12；
reg[7:0] regC = 8'd34;

regA <= {regB ,regC };          //把regB和regC拼接成regA。

2.Verilog中數據拆分
例如：

wire[15:0]    A； wire[7:0]  B； wire[7:0]  C；
assign   B = A [15:8];
assign   C = A [7:0];                 //就是把高8位和低8位拆分輸出





歡迎光臨 (http://m.raoushi.com/bbs/) Powered by Discuz! X3.1