標題: 用VHDL設計4位全加器源程序 [打印本頁]
作者: 李好123 時間: 2020-11-16 20:21
標題: 用VHDL設計4位全加器源程序
先由一個半加器構成一個全加器，再由4個1位全加器組成4位加法器，加法器間的進位可以串行方式實現，即將低位加法器的進位輸出cout與相臨的高位加法器的最低進位輸入信號cin相接。而1位全加器可以按照圖2-1和2-2的方法來完成。
-
51hei.png
(8.97 KB, 下載次數: 136)
下載附件
2020-11-16 21:32 上傳
-
-
adder4.zip
2020-11-16 20:21 上傳
點擊文件名下載附件
下載積分: 黑幣 -5
2.79 MB, 下載次數: 10, 下載積分: 黑幣 -5
| 歡迎光臨 (http://m.raoushi.com/bbs/) |
Powered by Discuz! X3.1 |
