2、實(shí)驗相關(guān)知識
5.png (23.13 KB, 下載次數(shù): 197)
下載附件
2020-9-17 09:11 上傳
此次實(shí)驗用到了7455與或非門,該集成芯片是數(shù)電理論課未接觸過的,在實(shí)驗課這里相當(dāng)于是一種擴(kuò)展。該芯片共有8個輸入端子,分為兩組,ABCD相與,EFGH相與,最后再相與非,根據(jù)表達(dá)式未出現(xiàn)非門,所以使用與非門即可。
3、實(shí)驗設(shè)計(包括:邏輯定義、列寫真值表、邏輯表達(dá)式)邏輯定義,如下圖真值表中,定義輸入端為An、Bn、Cn-1,輸出端子Sn、Cn。全加器能把本位兩個加數(shù)An、Bn和來自低位的進(jìn)位Cn-1三者相加,得到求和結(jié)果Sn和該位的進(jìn)位信號Cn
6.jpg (188.16 KB, 下載次數(shù): 195)
下載附件
2020-9-17 09:11 上傳
4、設(shè)計原理圖截圖
7.png (60.42 KB, 下載次數(shù): 199)
下載附件
2020-9-17 09:11 上傳
5、仿真波形截圖
8.png (31.02 KB, 下載次數(shù): 209)
下載附件
2020-9-17 09:11 上傳
6、實(shí)驗思考
(1)總結(jié)與或非門電路的特點(diǎn)。
(2)總結(jié)用邏輯門設(shè)計組合電路的方法
(1)解:
與或非門電路可同時輸入多路信號,并且對輸入的信號完成先與后或非的邏輯運(yùn)算。與或非門電路將與門和或非門集成,對比完全使用獨(dú)立門電路,極大簡化了電路設(shè)計。
(2)解:
組合邏輯電路的設(shè)計,一般都要經(jīng)歷幾個步驟:
a、將實(shí)際問題轉(zhuǎn)換成數(shù)字邏輯語言來表達(dá)
b、根據(jù)需解決問題來進(jìn)行合理的邏輯定義
c、根據(jù)實(shí)際功能完成真值表的繪制
d、依據(jù)真值表及卡諾圖等手段列寫相應(yīng)的邏輯表達(dá)式
e、通過輔助軟件進(jìn)行電路搭建和仿真實(shí)驗
f、對電路設(shè)計和仿真結(jié)果進(jìn)行評價
g、進(jìn)一步調(diào)試改進(jìn)以優(yōu)化電路
7、實(shí)驗總結(jié)