欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

標題: 關于lattice FPGA pin腳分配問題 [打印本頁]

作者: crownlv 時間: 2019-6-29 18:10
標題: 關于lattice FPGA pin腳分配問題
各位大神，我再diamond上寫的一個FPGA流水燈程序，在分配clk的pin腳時，顯示N/A，各位大神知道是怎么回事嗎？謝謝。
flashed是頂層模塊

module flashed(clk, rst, led);

      input clk, rst;
      output[7:0]led;
      reg[2:0]cnt;
      wire clk1h;

      decode38 u1(.sw(cnt), .led(led));
      divide #(.WIDTH(32), .N(12000000)) u2(.clk(clk), .rst_n(rst), .clkout(clk1h));

      always@(posedge clk1h or negedge rst)
            if(!rst)
                     cnt <= 0;
            else
                     cnt <= cnt + 1;

endmodule

作者: xuyaqi 時間: 2019-6-30 08:25
FPGA有專門的clk腳，不是隨便哪個腳都可用來做clk腳。

作者: crownlv 時間: 2019-6-30 19:17

xuyaqi 發(fā)表于 2019-6-30 08:25
FPGA有專門的clk腳，不是隨便哪個腳都可用來做clk腳。

是的，找到原因了，謝謝。

歡迎光臨 (http://m.raoushi.com/bbs/)