欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

標題: VHDL例化元件報錯和類型不匹配的問題 [打印本頁]

作者: FVESSK 時間: 2019-2-28 18:31
標題: VHDL例化元件報錯和類型不匹配的問題
在做一個老師課后布置的小設計，出了兩個錯誤，2天了，我嘗試了各種辦法依舊沒有解決。
元件例化的port ma出錯

顯示“未定義的實體”，但是在同一個VHDL文件上面，明明有定義了。

還有這個類型匹配的問題7+2(1 downto 0)=9

這里要求一個賦值給矢量(2 downto 0)
我只能補個blank，壓根就算不上解決....

不知道各位大佬有何見解

作者: FVESSK 時間: 2019-2-28 18:42
文字版
出錯源代碼 pcreg:flopr generic map(32) port map(clk,reset,pcnext,pc);

Error (12006): Node instance "pcreg" instantiates undefined entity "flopr". Ensure that required library paths are specified correctly, define the specified entity, or change the instantiation. If this entity represents Intel FPGA or third-party IP, generate the synthesis files for the IP.

下面是flopr的定義...就在出錯代碼的上方。
component flopr generic(width:integer);
port(clk,reset: in  STD_LOGIC;
      d:       in  STD_LOGIC_VECTOR(width-1 downto 0);
q:       out STD_LOGIC_VECTOR(width-1 downto 0));
  end component;

作者: FVESSK 時間: 2019-2-28 18:48

只有這樣1位1位湊夠9位，才能執行最后的()<=controls(8 downto 0) 賦值
但是這里的aluop必須為2位，為之奈何？

歡迎光臨 (http://m.raoushi.com/bbs/)