標題: allegro PCB設計-網表導入的雷區，你還在踩？ [打印本頁]
作者: 板兒妹0517 時間: 2018-8-6 11:09
標題: allegro PCB設計-網表導入的雷區，你還在踩？
PCB設計軟件allegro藍牙音箱案例實操講解，以藍牙音箱為案例將PCB設計基礎知識融進實際案例中，通過操作過程講解PCB設計軟件功能及實用經驗技巧，本文著重講解網表導入的常見錯誤，減少操作失誤。
本期學習重點：
1. 網表的基本語法結構
2. 網表導入的常見錯誤
本期學習難點：
1. 網表導入的常見錯誤
一、網表的基本語法結構
打開生成的原理圖網表文件（文本文件），可看到如下信息：
1. Packages元器件信息，如下圖：
2. Nets網絡連接信息，如下圖
二、網表導入的常見錯誤（封裝）
1. 打開netin.log文件
2. 查找關鍵字error，如下圖：
三、網表導入的常見錯誤（原理圖）
1. 器件沒指定PCB Footprint，是由于原理圖中信息缺少造成的。如下圖：
2. 器件位號定義重復，如下圖：
3、器件位號信息缺失，如下圖：
注意：在原理圖設計工具中修改常見錯誤，重復網表導入操作，直到netin.log文件中沒有error為止，才完成原理圖網表成功導入PCB設計工具。
下期預告：封裝調入及常見錯誤
作者: ZXCLH 時間: 2018-10-31 14:19
正好這不懂。學習了
作者: dcs19910214 時間: 2018-12-3 21:21
大神啊，頂一下
作者: 1191313501 時間: 2018-12-6 17:57
學習了，大神
| 歡迎光臨 (http://m.raoushi.com/bbs/) |
Powered by Discuz! X3.1 |