欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

標(biāo)題: FPGA程序當(dāng)?shù)谝粋€時鐘沿來后，第二個always的if語句會不會認(rèn)為a等于1 [打印本頁]

作者: 宮梓萱 時間: 2018-2-28 10:09
標(biāo)題: FPGA程序當(dāng)?shù)谝粋€時鐘沿來后，第二個always的if語句會不會認(rèn)為a等于1
always@(posedge clk or negedge rst)
   if(!rst)  a<=5'd0;
               else a<=a+1'b1;

always@(posedge clk or negedge rst)
   if(!rst)       b<=5'd0;
   else if(a==1'b1)  b<=a;
   else ;
當(dāng)?shù)谝粋€時鐘沿來后，第二個always的if語句會不會認(rèn)為a等于1

作者: KawhiL 時間: 2018-2-28 18:01
這里估計(jì)沒人會FPGA，這里基本都是搞單片機(jī)的。

作者: rally 時間: 2018-2-28 19:13
因?yàn)槭莄lk，所以 a<=5'd0；       第二個 if(!rst)       b<=5'd0;
   else if(a==1'b1)  b<=a;
   else ;
應(yīng)該執(zhí)行b<=5'd0; 吧。

作者: 1499369743 時間: 2018-2-28 20:54
FPGA啊愛莫能助了幫頂起來

作者: blangle 時間: 2018-2-28 21:14
有用標(biāo)記一下

作者: 奮斗de小青年 時間: 2018-2-28 21:38
雖然我學(xué)的是VHDL，但是verilog我也能看懂一些，你這個明顯就是基礎(chǔ)知識非常不過關(guān)，我隨手查了一下所有的always塊是并行的，如果來個脈沖兩個語句同時執(zhí)行，你說下面那個會不會認(rèn)為a=1，如果這個問題還不明白，拿起你手邊任何一本verilog書把基礎(chǔ)再看一下，搞清楚一個脈沖來臨之后變量是如何變化的

作者: 宮梓萱 時間: 2018-3-1 13:13

奮斗de小青年發(fā)表于 2018-2-28 21:38
雖然我學(xué)的是VHDL，但是verilog我也能看懂一些，你這個明顯就是基礎(chǔ)知識非常不過關(guān)，我隨手查了一下所有的a ...

是的，我剛開始學(xué)習(xí)。嗯嗯，也就是這個時候判斷a的值還是0

作者: 出來逛逛 時間: 2018-3-8 15:56
非阻塞賦值是先把右側(cè)計(jì)算好后統(tǒng)一賦給左側(cè)，第一個時鐘沿a應(yīng)該是0，這樣容易產(chǎn)生BUG，編譯一下看看吧

作者: loobing 時間: 2018-3-8 17:30
不會，可以仿真看一下，復(fù)位解除后第一個時鐘周期a=1，b=0.

作者: qq448193918 時間: 2018-3-9 21:36
不太懂FPGA,幫頂

歡迎光臨 (http://m.raoushi.com/bbs/)