欧美极品高清xxxxhd,国产日产欧美最新,无码AV国产东京热AV无码,国产精品人与动性XXX,国产传媒亚洲综合一区二区,四库影院永久国产精品,毛片免费免费高清视频,福利所导航夜趣136

標題: 針對DDR2-800和DDR3的PCB信號完整性設(shè)計（共15頁pdf） [打印本頁]

作者: wangziyuan1066 時間: 2018-2-6 09:42
標題: 針對DDR2-800和DDR3的PCB信號完整性設(shè)計（共15頁pdf）
摘要
本文章主要涉及到對 DDR2和 DDR3在設(shè)計印制線路板（PCB）時，考慮信號完整性和電源完整性的設(shè)計事項，這些是具有相當(dāng)大的挑戰(zhàn)性的。文章重點是討論在盡可能少的 PCB 層數(shù)，特別是 4層板的情況下的相關(guān)技術(shù)，其中一些設(shè)計方法在以前已經(jīng)成熟的使用過。
1. 介紹
目前，比較普遍使用中的 DDR2 的速度已經(jīng)高達 800 Mbps，甚至更高的速度，如 1066 Mbps，而 DDR3的速度已經(jīng)高達1600 Mbps。對于如此高的速度，從PCB的設(shè)計角度來講，要做到嚴格的時序匹配，以滿足波形的完整性，這里有很多的因素需要考慮，所有的這些因素都是會互相影響的，但是，它們之間還是存在一些個性的，它們可以被分類為 PCB疊層、阻抗、互聯(lián)拓撲、時延匹配、串?dāng)_、電源完整性和時序，目前，有很多 EDA工具可以對它們進行很好的計算和仿真，其中 Cadence ALLEGRO SI-230 和 Ansoft’s HFSS使用的比較多。

完整的pdf格式文檔51黑下載地址（共15頁）：

針對DDR2-800和DDR3的PCB信號完整性設(shè)計.pdf (1.43 MB, 下載次數(shù): 36)

歡迎光臨 (http://m.raoushi.com/bbs/)